

অধ্যায়-৫

প্রোগ্রামেবল লজিক ডিভাইস

SOS

অতি সংক্ষিপ্ত প্রশ্নোত্তর :

*** ১। **PLD বলতে কী বুঝ?** বাকাশিবো- ০৮, ১৪, ১৪'পরি, ১৬'পরি, ১৮, ১৯'পরি

উত্তর : PLD এর পূর্ণরূপ Programmable Logic Device. ইহা এমন এক ধরনের Logic Device, যা পুনরায় কনফিগারযোগ্য ডিজিটাল সার্কিট তৈরিতে ব্যবহৃত হয়।

*** ২। **ইন্টারফেসিং (Interfacing) বলতে কী বুঝ?**

বাকাশিবো- ২০০২'পরি, ০৪'পরি, ০৭, ০৯'পরি, ২০'পরি

উত্তর : যে পদ্ধতিতে কম্পিউটারের বিভিন্ন ইনপুট-আউটপুট ডিভাইসমূহ এবং মেমরিকে মাইক্রোপ্রসেসরের সাথে সংযুক্ত করা হয়, তাকে ইন্টারফেসিং বলে।

অথবা, কম্পিউটারের সাথে বিভিন্ন পেরিফেরাল ডিভাইসগুলোর (Input-Output Device, Storage Device ইত্যাদি) সংযোগকে ইন্টারফেসিং বলে। যেমন : Memory Interfacing, I/O Interfacing ইত্যাদি।

*** ৩। **Programmable Interface বলতে কী বুঝ?**

বাকাশিবো- ২০০৩, ০৩'পরি, ০৪, ০৬, (০৬-০৮)'পরি, ০৮, ১০, ১০'পরি, ১২, ১৫'পরি, ১৭'পরি

উত্তর : কোনো একটি Programmable Logic Device (PLD) যেমন- PLA, PAL, GAL, PROM এ Programming এর মাধ্যমে যদি Interface করা হয়, তবে তাকে Programmable Interface বলে।

***৪। পূর্ণরূপ লেখ : **PLA, GAL, CPLD, FPGA, PLD, PAL.**

বাকাশিবো- ২০০৮, ১৪'পরি, ১৬, ১৬'পরি, ১৭'পরি, ১৮, ২৩

উত্তর : PLA = Programmable Logic Array

GAL = Generic Array Logic

CPLD = Complex Programmable Logic Device

FPGA = Field Programmable Gate Array

PLD = Programmable Logic Device

PAL = Programmable Array Logic

*** ৫। লজিক অ্যারে (**Logic Array**) কী?

বাকাশিবো- ২০১১'পরি, ১২, ১৭'পরি

উত্তর : একই ধরনের লজিক এর সমাহারকে লজিক অ্যারে বলে।

যেমন : **AND Array** : একাধিক AND gate একসাথে থাকবে।

OR Array : একাধিক OR gate একসাথে থাকবে।

** ৬। **CPLD** কী?

বাকাশিবো- ২০০৮, ১৩'পরি, ১৫'পরি

উত্তর : CPLD এর পূর্ণরূপ Complex Programmable Logic Device. PLA বা PAL এ সাধারণত ৩২ টি Input এবং Output পাওয়া যায়। আরও বেশি Output প্রয়োজন হলে CPLD ব্যবহার করা হয়।

**** ৭। FPGA কী?**

বাকাশিবো- ২০১৩'পরি, ১৯

উত্তর : FPGA এর পূর্ণরূপ Field Programmable Gate Array. ইহা 64 হতে 1000 লজিক ব্লকের সমন্বয়ে গঠিত। ইহাতে শুধুমাত্র AND এবং OR Array এর Logic থাকে না।

SOS সংক্ষিপ্ত প্রশ্নোত্তর :***** ১। PLD এর সুবিধা লেখ।**

বাকাশিবো- ২০১৩'পরি, ১৫'পরি, ১৬, ১৮, ২৩

উত্তর : PLD এর সুবিধাসমূহ নিম্নরূপ :

- i) বহুসংখ্যক Logic Circuit কে একত্রিত করে ছোট্ট জায়গায় ঘনীভূত করা যায়।
- ii) দ্রুতগতি সম্পন্ন।
- iii) Troubleshooting সহজ।
- iv) প্রচুর ডিজাইন Software পাওয়া যায়।
- v) ওয়্যারিং পরিবর্তন না করেও Logic Design দ্রুত করা যায়।
- vi) প্রয়োজন অনুযায়ী প্রোগ্রাম মুছে নতুন করে প্রোগ্রাম করা যায়।

***** ২। FPGA এর বৈশিষ্ট্যগুলো লেখ।**

বাকাশিবো- ১৪, ১৪'পরি, ১৯'পরি, ২৩

উত্তর : FPGA এর বৈশিষ্ট্যগুলো নিম্নরূপ :

- i) FPGA 64 হতে 1000 লজিক ব্লকের সমন্বয়ে গঠিত।
- ii) এর প্রোগ্রাম প্রক্রিয়া সহজ।
- iii) এতে কতকগুলো Fixed Input/Output Block থাকে।
- iv) সাইজ তুলনামূলকভাবে ছোট।

- v) পাওয়ার অপচয় কম।
- vi) খরচ তুলনামূলকভাবে কম।
- vii) PLD তে ব্যবহার উপযোগী।

SOS**রচনামূলক প্রশ্নোত্তর :**

*** ১। PAL এবং PLA এর মাঝে পার্থক্য লেখ।

বাকশির্ষো- ২০১৪'পরী, ১৬, ১৮, ১৯, ২০

উত্তর : PAL এবং PLA এর মাঝে পার্থক্য নিম্নরূপ :

PAL	PLA
i) PAL এর পূর্ণরূপ Programmable Array Logic.	i) PLA এর পূর্ণরূপ Programmable Logic Array.
ii) এতে Programmable AND Array এবং Fixed OR Array ব্যবহার করা হয়।	ii) এতে Programmable AND এবং OR Array ব্যবহার করা হয়।
iii) গঠন সহজ।	iii) গঠন তুলনামূলকভাবে জটিল।
iv) গতি বেশি।	iv) গতি তুলনামূলক কম।
v) ইহা দ্বারা সীমিত কাজ করা যায়।	v) তুলনামূলক বেশি কাজ করা যায়।
vi) এক ধাপ প্রোগ্রামিং পদ্ধতি প্রয়োগ করা হয়।	vi) দুই ধাপ প্রোগ্রামিং পদ্ধতি প্রয়োগ করা হয়।

vii) PLA এর তুলনায় কম Flexible.	vii) PAL এর তুলনায় বেশি Flexible.
viii) গঠন : Programmable AND Array + Fixed OR Array	viii) গঠন : Programmable AND Array + Programmable OR Array

*** ২। PAL এর Logic Diagram সহ কার্যপ্রণালি বর্ণনা কর।

বাকশিবো- ২০১৪, ১৪'পরি, ১৬'পরি

উত্তর : PAL : PAL এর পূর্ণরূপ Programmable Array Logic. এতে AND Array থাকে Programmable এবং OR Array থাকে Fixed. একটি উদাহরণের মাধ্যমে PAL এর কার্যপ্রণালি ব্যাখ্যা করা হলো- মনে করি, তিনটি Function দেওয়া আছে।

$$F_1 = \sum(2,3,5,7)$$

$$F_2 = \sum(0,1,5)$$

$$F_3 = \sum(0,2,3,5)$$

উপরোক্ত SOP Function-গুলিকে সরলীকরণ করতে হবে। সেক্ষেত্রে আমরা K-map ব্যবহার করে সরলীকরণ করব।

K-map : F_1

		BC			
		$\bar{B}\bar{C}$	$\bar{B}C$	BC	$B\bar{C}$
A	$\bar{A}$			1	1
A	A		1	1	

$$F_1 = \bar{A}B + AC$$

		BC			
		$\bar{B}\bar{C}$	$\bar{B}C$	BC	$B\bar{C}$
A	$\bar{A}$	1	1		
A	A		1		


$$F_2 = \bar{A}\bar{B} + \bar{B}C$$

		BC			
		$\bar{B}\bar{C}$	$\bar{B}C$	BC	$B\bar{C}$
A	$\bar{A}$	1		1	1
A	A		1		

$$F_3 = \bar{A}B + A\bar{B}C + \bar{A}\bar{C}$$

K-map দিয়ে Function গুলিকে সরলীকরণ করার পর Circuit Design করতে হবে। সরলীকৃত Function-গুলি হতে দেখতে হবে কোন ফাংশনে Product Term সবচেয়ে বেশি আছে। উপরোক্ত তিনটি ফাংশনে F_3 তে সর্বোচ্চ তিনটি Product Term বিদ্যমান। ফলে প্রতিটি Function এর ক্ষেত্রেই Product Term তিনটি করে হবে।

Circuit Design :



**** ৩। PLA ডিজাইন প্রসেস বর্ণনা কর।**

উত্তর : PLA : PLA এর পূর্ণরূপ Programmable Logic Array.

এতে AND এবং OR উভয় অ্যারেই Programmable থাকবে।

একটি উদাহরণের মাধ্যমে PAL এর কার্যপ্রণালি ব্যাখ্যা করা হলো :

$$F_1 = \sum(3, 5, 7)$$

$$F_2 = \sum(4, 5, 7)$$

PLA এর Size বের করার সূত্র :

$$\text{PLA Size} = n \times k \times m$$

এখানে, n = Number of Inputs

k = Number of Product Terms

m = Number of Outputs

Function এর মানের Combination অনুসারে 2^n সূত্র অনুসারে Input সংখ্যা


বের করা হয়। যেমন : Function এ সর্বোচ্চ মান 7, ইহা Design করতে Input

লাগবে 3টি ($2^3 = 8$) . m = Output সংখ্যা হবে যে কয়টি Function দেওয়া


আছে তার মান। এখানে $m = 2$

এখন Function এর সমীকরণগুলিকে K-map দিয়ে সরলীকরণ করতে হবে।

K-map :



$$F_1 = BC + AC$$



$$F_2 = A\overline{B} + AC$$

এখন k = Number of Product Terms বের করতে হবে। যা সরলীকৃত সমীকরণ হতে যে Product Terms গুলি Uncommon তাদেরকে নিয়ে করতে হবে। সেই হিসেবে Product Terms হবে, BC , AC এবং $A\overline{B}$ ।

Circuit Design :

